主页 > FPGA >
主页 > FPGA >
基于EP1C6T144C8 FPGA实现STM-1同步系统的应用方案
发布日期:2021-07-12 08:10   来源:未知   阅读:

  广东省科技创新专板开板。同步技术在数字通信系统中是非常重要的技术,一般有位(码元)同步、字(码组)同步、载波同步和帧同步,对于网络系统来说还有网同步。现代SDH数字传输网是全网同步的数字传送网络,对于接收端的数据处理,首先要从同步数据流中提取帧同步信息,帧同步提取性能的优劣直接影响整个数据的处理质量与整个系统的性能。使用

  SDH中的基本传输模块为STM-1,传输速率为155.52Mbps。如果采用传统的串行帧同步电路,电路需监测接收信号是否与帧同步信号一致,如果不一致则漂移1比特后再次监测是否和帧同步信号一致,如此反复。一边1比特1比特地漂移,一边搜索和帧同步信号一致的地方。所以整个逻辑电路要求工作在155.52MHz时钟频率,目前的FPGA器件工艺条件下很难得到稳定的工作性能。

  针对这一问题,本文采用并行帧同步法实现STM-1码流帧同步信息的提取,系统功能框图如图1所示。在系统中,只有16比特移位寄存器工作在155.52MHz时钟频率,其余模块工作频率为STM-1码流的字节时钟19.44MHz,从而大大降低了电路时序设计难度,提高了系统的稳定性与可靠性,同时显著降低了功耗。

  根据ITU-T G.707建议的规定,SDH中采用以字节为基础的集中插入的帧同步码组,STM-1帧结构中有6个字节,即48个比特作为帧同步码组,排列为:第一行的第1列到第六列为A1A1A1A2A2A2(A1=11110110B,A2=00101000B)。为避免使帧同步电路复杂化,没有必要使用A1、A2的所有字节。根据最坏帧恢复时间参数,这里选取STM-1帧第一行的第3列与第4列16个比特,即相邻的A1A2字节作为帧同步码组。

  STM-1比流在155.52MHz时钟控制下串行移入16比特移位寄存器。为了确定输入串行比流的字节边界,通过9个并行置数的字节寄存器(reg0~reg8)在19.44MHz时钟控制下对输入码流缓存,其中reg0缓存16比特移位寄存器的第0 比特到第7比特,reg1缓存16比特移位寄存器的第1比特到第8比特,依此类推。缓存后的字节数据经一个9选1的多路选择器(MUX)构成系统内部的8比特宽数据总线,再由比较器和同步校验状态机判断帧同步情况,产生帧头指示信号。同时内部数据总线的内容输出产生时钟周期为19.44MHz 的STM-1字节码流,完成对STM-1码流的串并转换。

  在帧同步方式中定义了失步状态、准校核状态、校核状态、同步状态和保护状态五种状态。状态转移图如图2所示。

  在失步状态下,系统监测9个缓冲寄存器中的内容是否与A1字节(11110110B)一致。如果一致则进入准校核状态,表示已找到STM-1码流的字节边界,令多路选择器的输出(即系统内部数据总线字节一致的缓冲寄存器的输出;如果不一致则维持失步状态。在准校核状态,如果内部数据总线B)则进入校核状态,表示已发现一次帧同步码组;如果内部数据总线字节则维持准校核状态;否则返回失步状态。在校核状态,漂移1个帧长(125μs)再次检测是否为A1A2字节,如果一致就转入同步状态,输出帧头指示信号;如果不一致就返回失步状态。

  在同步状态下,要不断地漂移1个帧长,检查是否和帧同步码组一致。这时,由于误比特的存在,会发生接收信号和帧同步码组不一致的情况。因某1次的不一致就由同步状态转换为失步状态的话将会引起伪失步,应避免这种情况的发生。本同步系统在发生1次接收信号和帧同步码组不一致时,进入保护状态,只有连续3次不一致才转换到失步状态。在保护状态,如果漂移一个帧长后监测到帧同步码组,就返回同步状态;同时在保护状态也要产生帧头指示信号。

  由于FPGA中寄存器资源丰富,所以状态机状态编码采用独热(one-hot)编码,减少状态译码电路中组合电路的复杂度,便于满足时序要求和布局布线。在状态机Verilog代码编写时,将状态转移单独写成一个always模块,将状态的操作和判断写到另一个always模块中。与将状态机的所有逻辑用一个always语句块描述相比,本设计所采用的代码风格不仅便于代码的阅读、理解、维护,更重要的是利于综合器优化代码,利于用户添加合适的时序约束条件,利于布局布线器实现设计。

  在Altera的低成本的Cyclone系列器件中,有一种经过简化的快速锁相环(Fast PLL),可完成时钟的倍频、分频、相移、占空比调整和外部时钟输出,能够利用FPGA内部的全局时钟网络进行系统级时钟管理和时钟偏移(clock skew)控制,同步内部系统时钟与片外时钟,最小化时钟延迟和时钟偏移,调整tco(时钟到输出时间)和tsu(建立时间)。锁相环的原理框图如图3所示。在Altera公司的QuartusII集成开发平台中,通过调用可参数化的宏模块altpll,设置其基本参数就可以得到所需的锁相环性能,产生系统时钟信号。

  本电路中需要两个时钟信号,一个是155.52MHz的STM-1比特时钟,一个是19.44MHz的STM-1字节时钟。除16比特移位寄存器工作在155.52MHz时钟频率外,整个系统都使用19.44MHz时钟。所以这里由外部晶振提供19.44MHz高稳定性的全局时钟信号,由器件内置锁相环产生8倍频时钟信号。这里设置锁相环工作在Normal模式,反馈路径补偿了输入晶振时钟与器件内到达寄存器的时钟信号之间的布线与逻辑延迟,减小时钟偏移,保证输入时钟与倍频产生的时钟之间的稳定相位关系。Normal模式下锁相环输入标准时钟与产生时钟之间的相位关系如图4所示。

  首先使用Altera公司的QuartusII集成开发平台进行逻辑综合与静态时序分析(Staticng Analysis)。选择器件型号为Cyclone系列的EP1C6T144C8。由于16比特移位寄存器工作在155.52MHz时钟频率下,为了使这部分电路能稳定可靠地工作,在综合器的设置中必须选择速度优先的优化技术,并对相关路径设计严格的时序约束条件,同时在布局布线器的设置中选择物理综合(Physical Synthesis)优化技术,否则移位寄存器将不能正确地缓存每比流数据。

  由于QuartusII工具通过NativeLink技术无缝地支持第三方仿真工具,这里采用MentorGraphics公司的ModelSim工具提取QuartusII产生的Verilog输出网表文件和标准延时格式(Standard Delay Format)文件,进行RTL级功能仿真与门级时序仿真。由于QuartusII支持的仿真测试向量文件为图形格式的VWF(Vector Waveform File)文件,不支持Verilog文本测试向量,在测试大型设计项目时,图形格式测试向量的编写效率低、可读性差、不易于修改和维护。而ModelSim作为业界标准的硬件描述语言仿真平台,支持高效简洁的Verilog文本测试向量输入,大大提高了测试向量编写的有效性和准确性。同时ModelSim的仿真运算速度也远高于QuartusII集成的仿真工具,可大大缩短系统开发周期,加快设计进程。门级时序仿线:系统门级仿线MHz时钟,clk为FPGA内置锁相环8倍频产生的155.52MHz时钟,d为输入的STM-1比流,frameHead信号为产生的帧头指示信号,by

  H为串并转换后得到的STM-1字节码流。由图可知,在连续接收到两次正确的帧同步码组后,系统进入同步状态,输出帧头指示信号。

  本文提出了高速率STM-1码流并行帧同步系统的设计方案,并在实际FPGA器件中实现了物理验证,得到了稳定可靠的工作电路。这里采用的是将1个串行码流转换为8个并行码流的并行计算技术,对于STM-4、STM-16等更高速率的码流,可以将串行码流转换为更多的并行码流,系统设计方案无需作大的调整,就可以实现高速码流的帧同步系统。

  1、引言 随着数字通信和工业控制领域的高速发展,要求专用集成电路(ASIC)的功能越来越强,功耗越来越低,生产周期越来越短...

  1. 面积与速度的平衡与互换这里的面积指一个设计消耗FPGA/CPLD的逻辑资源的数量,对于FPGA可以用消耗的FF(触发器...

  Stratix 10 MX FPGA是什么?Stratix 10 MX FPGA有哪些功能?

  请问一下Stratix 10 MX FPGA是什么?Stratix 10 MX FPGA有哪些功能?...

  CrossLink-NX™是什么?CrossLink-NX™有哪些优点?

  CrossLink-NX™是什么? CrossLink-NX™有哪些优点? CrossLink-NX的主要功能包括哪些? CrossLink-NX主要应...

  步进电机步进电机是将电脉冲信号转变为角位移或线位移的开环控制电机,是现代数字程序控制系统中的主要执行元件,应用极为广...

  一、工程简介1、本工程实现的功能:用FPGA通过两个按键控制步进电机的启动和停止,硬件包括:黑金开发板、步进电...

  DDR、PORT和PIN是什么? AVR单片机寄存器DDR、PORT和PIN之间的对应关系是什么? ...

  请问一下与EEPROM存储器相关的寄存器有哪些?分别有什么作用? ...

  四相步进电机速度:时钟频率决定转向:通电顺序决定驱动:FPGA开发板的VCC一般是3.3或5V,可能需要外加一个电机驱动模块...

  加强边缘AI能力,Lattice新推CertusPro-NX通用FPGA有何魔力?

  Lattice基于三星28nm FD-SOI平台推出了一系列FPGA产品,包括在嵌入式视频方面应用比....

  1.本文概述对于esp32的玩法,基本上定位都是做上层应用,乐鑫官方提供的ESP-IDF物联网开发框....

  【Linux 从头学】是什么这两年多以来,我的本职工作重心一直是在 x86 Linux 系统这一块,....

  7月5日,上海证券交易所网站公布科创板上市委2021年第45次审议会议结果,上海安路信息科技股份有限....

  点亮智能科技采用莱迪思CrossLink-NX FPGA实现低功耗MIPI桥接和图像处理方案

  目前对于不同环境和应用场景需求,高清图像处理和视频接口也非常之多,这其中必然涉及到一些接口的转换和信....

  目前ADI 的 Power by Linear 产品组合包括低噪声 LDO 稳压器、低 EMI 且高....

  所谓FPGA动态可重构技术,就是要对基于SRAM编程技术的FPGA实现全部或部分逻辑资源的动态功能变....

  Partial Reconfiguration(部分重配置)在现在的FPGA应用中越来越常见,我们这....

  随着人工智能和物联网的快速发展,人机交互这一概念也活跃在人们的视野当中,并不断丰富着人、机械以及外部....

  数字化革新突破动力电池大规模制造化成分容瓶颈,迎接电动汽车 “黄金时代”到来

  ADI化成分容的上一代产品AD8452基于模拟控制回路的架构,其设计理念同样非常先进,已得到了客户大....

  FPGA暑期活动将通过专题讨论会、培训课程、网络研讨会、产品测试来帮助社区成员获取有关基础组件的专业....

  FPGA (Field Programmable Gate Arrays) 是现今最复杂的集成电路之....

  在无线通信系统中,普遍使用扩频通信技术,因此扩频技术对通信系统具有重要的现实意义。直接序列扩频技术是....

  现场可编程门阵列(FPGA)、片上系统(SoC)和微处理器等数据处理IC不断扩大在电信、网络、工业、....

  术语“重构”是指FPGA已经配置后的重新编程。FPGA的重构有两种类型:完全的和部分的。完全重构将整....

  赛灵思近日宣布推出 Vivado ML 版,这是业内首个基于机器学习(ML )优化算法以及先进的面向....

  所有现代FPGA的配置分为两类:基于SRAM的和基于非易失性的。其中,前者使用外部存储器来配置FPG....

  现代无线通信系统需要紧凑、高性能的带通滤波无源器件。基片集成波导(SIW)具有Q值高、成本低、重量轻....

  一、简介部分 Zynq是由两个主要部分组成的:一个是由双核 ARM CortexA9 构成的处理系统....

  一个不容忽视的现实是:很多时候,我们穿衣服时第一道扣子扣错了,却总在扣最后一道扣子的时候才发现。衣服....

  仿真是我们在验证逻辑功能的常用手段。通过仿真,我们可以提早发现一些隐含的逻辑Bug。仿真一般分为功能....

  但是实际应用中并不会直接采用上述的A和B,这是由于图像中可能存在噪声的原因。想象如果图像中存在几个纯....

  利用DDS IP实现线 DDS技术简介随着电子技术的不断发展,传统的频率合成技术逐渐不....

  利用DDS IP实现线 DDS技术简介随着电子技术的不断发展,传统的频率合成技术逐渐不能....

  74ls175是常用的六D触发器集成电路,里面含有6组d触发器,可以用来构成寄存器,抢答器等功能部件....

  74ls175引脚图及线是常用的六D触发器集成电路,里面含有6组d触发器,可以用来构成寄存器,抢答器等功能部件....

  导读 本篇适用于有一定通信基础的大侠,本篇使用的理论不仅仅是扩频通信。为了便于学习,本章将会以实战的....

  |开发板系列|简介 从前,嵌入式系统的开发从硬件开始。现在,可以再加入FPGA!面对应用需求越来越复....

  很多图像算法不涉及对颜色的识别,仅需要识别灰度目标的变化即可,因此很多时候需要将彩色图像转换为灰度图....

  一文带你彻底搞懂多线.什么是线程? linux内核中是没有线程这个概念的,而是轻量级进程的概念:LWP。一般我们所说的....

  随着5G、AI、航天等领域迅猛发展,高速信号处理需求日益突出,硬件加速势在必行。异构多核架构近年来得....

  主频只是影响计算速度的一个因素,并不是全部。在执行一些计算密集型的任务场景中,FPGA的计算速度是更....

  导读 随着科学技术的高速发展,FPGA在系统结构上为数字图像处理带来了新的契机。图像中的信息并行存在....

  目前,在很多通信芯片及系统的开发中,常常需要用到存储容量大、读写速度高的存储器。在各种随机存储器件中....

  莱迪思全新CertusPro-NX通用FPGA为网络边缘应用提供强大的系统带宽和存储能力

  莱迪思Nexus产品系列中逻辑密度最高的器件,拥有行业领先的功耗效率、性能和小尺寸特性。

  浮点程序已经给出了,那么定点程序会是什么样子呢?为什么要进行定点仿真呢?这是产品的要求!很多产品中用....

  天线技术和信号处理技术的发展,也让越来越多的人意识到通过多天线技术实现传输速率的增加是一种有效方式。....

  高速通信系统已经在世界范 围内进入大规模建设阶段,大量的信息交互促进了通信和计算机技术的迅猛发展,高....

  3D视觉技术正在成为主流--这是件好事。技术的进步和成本的降低使得3D视觉成为一种可以用于半导体和电....

  有一定经验的工程师都会发现:旁路电容的容值大多数为0.1uF(100nF),这也是数字电路中最常见的....

  ST 为开发者提供了非常方便的开发库:有标准外设库(SPL库)、HAL 库(Hardware Abs....

  QMSS是Keystone上集成的硬件队列管理器。每一个硬件队列都由一组特定的寄存器控制,用户通过读....

  作为低功耗通用FPGA,Certus-NX拥有行业领先的小尺寸封装的I/O数量和高速接口——封装尺寸....

  特性 臂®皮质® -M3 32位RISC芯 12在85℃下用户RAM 用户闪存512千字节与一次性可编程(OTP)区 10年的数据在105℃,或15年的保留期千字节 500000擦除/写周期每页 每64千字节的扇区5000万次擦/写 128个字节页粒度 块粒度:1字节 128个字节的用户OTP区的 页擦除时间4ms的 块擦除(1千字节)在20毫秒 编程性能高达10微秒/字节 闪存擦除/写保护软件可编程在64字节扇区 异步接收机发射机支持ISO 7816- 3 T = 0和T = 1个协议 具有中断功能的两个16位定时器 1.8V,3V和5V电源电压范围 外部时钟频率 CP:从1MHz到7.5MHz的 高性能通过提供ü时钟频率高达15MHz的 外部时钟乘法器(2×,3×,和4倍) 电流消耗与GSM(全球移动通信系统兼容通信)和ETSI(欧洲电信标准协会)规格 省电待机状态 与分配与ISO7816-2兼容 静电干扰(ESD)保护大于4kV的(人体模型) 8引脚DFN(5×6毫米)ECOPACK封装 安全性能 监控环境参数的 防护故障 ISO3309循环冗余校验(CRC)计算块 真随机数生成器 唯一的序列号在每个管芯 硬件数据加密标准(DES)加速器 软件功能 闪存装载 闪存驱动器 开发环境 软件发展和固件...

  涌保护器专为需要ESD和电涌保护的应用而设计。它适用于敏感设备,如计算机,打印机,商业机器,通信系统和其他应用程序。其集成设计仅使用一个封装即可为八条独立线路提供非常有效和可靠的保护。这些设备非常适用于电路板空间非常宝贵的情况。 特性 优势 低电容 保护线路免受瞬态电压的影响 低漏电流

  四路单片硅电压抑制器专为需要具有过电压过压保护功能的应用而设计。它适用于电压和ESD敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他应用。其四通道共用环形​​设计仅使用一个封装即可保护四条独立的线路。这些器件非常适用于电路板空间非常宝贵的情况。 特性 优势 SOT-553封装允许四个单独的单向配置 高密度应用的小包装尺寸 低泄漏...

  保护器专为需要ESD和浪涌保护的应用而设计。它适用于敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他应用。其集成设计仅使用一个封装即可为四条独立线路提供非常有效和可靠的保护。这些设备非常适用于电路板空间非常宝贵的情况。 特性 ESD保护:IEC61000和MIL STD 833 保护的四个单独的单向配置 低漏电流:

  成式电涌保护器设备专为需要防止ESD和浪涌事件的应用而设计。它旨在用于敏感设备,如无线耳机,PDA,数码相机,计算机,打印机,通信系统和其他应用程序。集成设计仅使用一个封装即可为四条独立线路提供非常有效和可靠的保护。该设备非常适用于电路板空间非常宝贵的情况。 特性 优势 ESD保护:IEC61000-4-2; 4级 为ESD标准提供保护:IEC61000,HBM 保护的四个单独的单向配置 保护四条线免受瞬态电压条件的影响 低漏电流...

  双单片硅齐纳二极管专为需要ESD保护功能的应用而设计。它们适用于电压和ESD敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他应用。它们的双结共阳极设计仅使用一个封装即可保护两条独立的线路。这些器件非常适用于电路板空间非常宝贵的情况。 特性 SC-89包允许两个单独的单向配置或单个双向配置。 标准齐纳击穿电压范围。 每个人体模型和IEC61000-4-2的N级(超过16 kV)ESD等级。 低漏电,小于5.0uA。 应用 电压和ESD敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他申请。 电路图、引脚图和封装图...

  齐纳二极管专为需要保护功能的应用而设计。它们适用于电压和ESD敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他应用。这些器件非常适用于电路板空间非常宝贵的情况。 特性 200mW的稳态电源布线 us) 低泄漏 由极性带指示的阴极 包装重量:4.507毫克 符合IEC61000-4-2 4级,15 kV(空气),8 kV(接触) 会见IEC61000-4-4 4级,40A 符合16kV人体模型ESD要求 设备符合MSL1要求 符合IEC6100-4-5,Lightning,24A 应用 电压和ESD敏感设备,如计算机,打印机,商用机器,通讯系统,医疗设备和其他应用程序。 电路图、引脚图和封装图...

  成ESD保护器器件专为需要ESD和浪涌保护的应用而设计。它旨在用于敏感设备,如无线耳机,PDA,数码相机,计算机,打印机,通信系统和其他应用程序。这种集成设计仅使用一个封装即可为四条独立的线路提供非常有效和可靠的保护。该设备非常适用于电路板空间非常宝贵的情况。 特性 优势 ESD保护:IEC61000-4-2:第4级 为ESD行业标准提供保护:IEC61000,HBM 用于保护的四个单独的单向配置 针对瞬态电压条件保护四条线 低泄漏电流...

  成瞬态电压抑制器(TVS)专为需要电涌保护的应用而设计。它适用于敏感设备,如计算机,打印机,商用机器,通信系统,医疗设备和其他应用。其集成设计仅使用一个小型外形封装,可为四条独立线路提供非常有效和可靠的保护。这些设备非常适用于电路板空间非常宝贵的情况。 特性 ESD保护:IEC61000和MIL STD 833 保护的四个单独的单向配置 低漏电流:

  列采用安森美半导体专有的,经济高效,高度可靠的Surmetic封装,非常适合用于通信系统,汽车,数控系统,过程控制,医疗设备,商用机器,电源和许多其他工业/消费类应用。这一新的1.5瓦齐纳二极管系列具有以下优势: 特性 标准齐纳击穿电压 - 15 V至150 V 峰值功率600瓦@ 100 ms 每个人体模型3级(

  6是80 mA LDO线性稳压器。它是一种非常稳定和精确的器件,具有超低的接地电流消耗(在整个输出负载范围内为4.7 uA)和宽输入电压范围(高达24 V)。稳压器具有多种保护功能,如热关断和限流。 类似产品: NCV8715 NCV8716 NCV8718 输出电流(A) 0.05 0.08 0.30 PSRR f = 1kHz(dB) 50 50 压差电压(V) 0.230 0.310 0.285 特性 优势 2.5 V至24 V的宽输入电压范围 与大多数电池电源兼容和直流输出电压适配器 超低静态电流:典型值3.2 uA 帮助减少电流消耗 固定输出电压选项:1.2 V至5.0 V 非常适合为低电源电压控制器和传感器供电 PSRR在100 kHz时为60 dB 提供非常好的输入输出隔离 WDFN8 2 x 2 mm包中提供 提供非常小的整体解决方案尺寸 应用 安全系统 通信系统 信息娱乐,音频 电路图、引脚图和封装图...

  B是150 mA LDO线性稳压器。它是一种非常稳定和精确的器件,具有超低的接地电流消耗(在整个输出负载范围内为4.7 uA)和宽输入电压范围(高达24 V)。该稳压器具有多种保护功能,如热关断和限流,短路保护。 NCP716B是具有低待机电流要求的便携式设备的理想选择。 类似产品: NCP715 NCP716 NCP716B NCP718 输出电流(A) 0.05 0.08 0.15 0.30 PSRR f = 1 kHz(dB) 52 60 53 52 压差电压(V) 0.230 0.310 0.600 0.275 特性 优势 宽输入电压范围:高达24V 与大多数电池电源和直流输出电压适配器兼容 超低静态电流:典型值为3.2uA 帮助减少当前的消耗量 固定输出电压选项:1.5V至5.0V 非常适合低功耗电源电压微控制器或传感器 电源抑制比:55dB @ 100kHz 提供非常好的输出电压隔离输入 封装:TSOP-5 / SOT-23-5 提供非常小的整体解决方案尺寸 应用 终端产品 便携式设备 通信系统 消费电子设备 便携式医疗设备 电源适配器 工业传感器 智能电能表 家庭自动化 笔记本电脑适配器 无线充...

  是80 mA LDO线性稳压器。它是一种非常稳定和精确的器件,具有超低的接地电流消耗(在整个输出负载范围内为4.7 uA)和宽输入电压范围(高达24 V)。该稳压器具有多种保护功能,如热关断和限流,短路保护。 NCP716是具有低待机电流要求的便携式设备的理想选择。 类似产品: NCP715 NCP716 NCP716B NCP718 输出电流(A) 0.05 0.08 0.15 0.30 PSRR f = 1 kHz(dB) 52 60 53 52 压差电压(V) 0.230 0.310 0.600 0.275 特性 优势 宽输入电压范围:高达24V 与大多数电池电源和直流输出电压适配器兼容 超低静态电流:典型值为3.2uA 帮助减少当前的消耗量 固定输出电压选项:1.2V至5.0V 非常适合低功耗供电电压微控制器或传感器 电源抑制比:60dB @ 100kHz 提供非常好的输出电压隔离输入 包装:2mm x 2mm WDFN8 提供非常小的整体解决方案尺寸 应用 终端产品 便携式设备 通信系统 消费电子设备 便携式医疗设备 电源适配器 工业传感器 智能电能表 家庭自动化 笔记本电脑适配器 无线充电系统 烟...

  7是一款1.2 A LDO稳压器,具有低静态电流消耗(在整个温度范围内典型值为30μA),低压差,低输出噪声和非常好的PSRR。该稳压器集成了多种保护功能,如热关断,软启动,限流以及电源良好输出信号,便于MCU接口。 特性 优势 Low Vin 1.5 V 适用于DCDC的1.8V电压轨 超低噪声15μV rms 非常适合噪声敏感应用 1 kHz时PSRR高达75 dB 高功率输入纹波抑制,非常适合功耗敏感器件 低V out 从0.8 V 适用于低压申请 电力良好信号 Perfe ct用于铁路监测和/或排序 提供DFN6 2x2 mm和DFN8 3x3mm封装 可润湿侧面(针边电镀)改善热阻 150C工作结温 通过扩展实现更高的功率温度 应用 终端产品 RF,PLL,VCO和时钟电源 图像传感器电源 负载点 通信系统和信息娱乐 RF收发器 摄像头模块 Internet连接共享(ICS)网关服务器应用程序 MQB模块化架构 电路图、引脚图和封装图...

  SMV512K32是一款高性能异步CMOS SRAM,由32位524,288个字组成。可在两种模式:主控或受控间进行引脚选择。主设件为用户提供了定义的自主EDAC擦除选项。从器件选择采用按要求擦除特性,此特性可由一个主器件启动。根据用户需要,可提供3个读周期和4个写周期(描述如下)。 特性 20ns读取,13.8ns写入(最大存取时间) 与商用 512K x 32 SRAM器件功能兼容 内置EDAC(错误侦测和校正)以减轻软错误 用于自主校正的内置引擎 CMOS兼容输入和输出电平,3态双向数据总线V内核 辐射性能放射耐受性是一个基于最初器件标准的典型值。辐射数据和批量验收测试可用 - 细节请与厂家联系。 设计使用基底工程和抗辐射(HBD)与硅空间技术公司(SST)许可协议下的

  TM 技术和存储器设计。 TID抗扰度> 3e5rad(Si) SER< 5e-17翻转/位 - 天使用(CRPLE96来计算用于与地同步轨道,太阳安静期的SER。 LET = 110 MeV (T = 398K) 采用76引线陶瓷方形扁平封装 可提供工程评估(/EM)样品这些部件只用于工程评估。它们的加工工艺为非兼容流程(例如,无预烧过程等),...

  与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Rating Operating temperature range (C)   SN74HCT273A HCT     2     6     Catalog     -40 to 85

  与其它产品相比 D 类触发器   Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Rating Operating temperature range (C)   SN74HC273A HC     2     6     8     Catalog     -40 to 85

  SN74ALVTH16374 具有三态输出的 2.5V/3.3V 16 位边沿 D 类触发器

  ALVTH16374器件是16位边沿触发D型触发器,具有3态输出,设计用于2.5V或3.3VV

  CC 操作,但能够为5 V系统环境提供TTL接口。这些器件特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 这些器件可用作两个8位触发器或一个16位翻转器。翻牌。在时钟(CLK)的正跳变时,触发器存储在数据(D)输入处设置的逻辑电平。 缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE不影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 /p

  当VCC介于0和1.2 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保1.2 V以上的高阻态,OE应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 SN54ALVTH16374的特点是在-55C至125C的整个军用温度...

  SN74ABTH16823 具有三态输出的 18 位总线态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现更宽的缓冲寄存器,I /O端口,带奇偶校验的双向总线驱动器和工作寄存器。 ABTH16823可用作两个9位触发器或一个18位触发器。当时钟使能(CLKEN \)输入为低电平时,D型触发器在时钟的低到高转换时输入数据。将CLKEN \置为高电平会禁用时钟缓冲器,锁存输出。将清零(CLR \)输入置为低电平会使Q输出变为低电平,与时钟无关。 缓冲输出使能(OE \)输入可用于将9个输出置于正常逻辑状态(高或低逻辑电平)或高阻态。在高阻抗状态下,输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力,而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时,可以保留旧数据或输入新数据。 当VCC介于0和2.1 V之间时,器件在上电或断电期间处于高阻态。但是,为了确保2.1 V以上的高阻态,OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 提供有源总线保持电路,用于保持有效逻辑电平的未使用或浮动数据输入。 ...

  SN74AHCT16373 具有三态输出的 16 位透明 D 类锁存器

  SNxAHCT16373器件是16位透明D型锁存器,具有3态输出,专为驱动高电容或相对低阻抗负载而设计。它们特别适用于实现缓冲寄存器,I /O端口,双向总线驱动器和工作寄存器。 特性 德州仪器Widebus系列的成员 EPIC(增强型高性能注入CMOS)工艺 输入兼容TTL电压 分布式VCC和GND引脚最大限度地提高高速 开关噪声 流通式架构优化PCB布局 每个JESD的闩锁性能超过250 mA 17 ESD保护每个MIL-STD超过2000 V- 883, 方法3015;使用机器型号超过200 V(C = 200 pF,R = 0) 封装选项包括: 塑料收缩小外形(DL)封装

  薄收缩小外形(DGG)封装 薄超小外形(DGV)封装 80-mil精细间距陶瓷扁平(WD)封装 25密耳的中心间距 参数 与其它产品相比D 类锁存器 ...www.bh0w6.cn